EDA工具的發(fā)展方向猜想

我們可以從幾個(gè)不同的層面來看系統(tǒng)創(chuàng)新的新范式。從自頂向下的邏輯來看，目前以AI為代表的新興應(yīng)用需要的是專用化（domain specific）計(jì)算，即為了相應(yīng)算法做特別優(yōu)化的系統(tǒng)架構(gòu)，并且實(shí)現(xiàn)相關(guān)的芯片設(shè)計(jì)。一旦使用domain specific設(shè)計(jì)，通常可以把整個(gè)芯片系統(tǒng)的性能效率提升一個(gè)數(shù)量級(jí)。但是，如何加速這樣的domain specific設(shè)計(jì)，從軟件算法映射到芯片架構(gòu)甚至晶體管級(jí)設(shè)計(jì)的優(yōu)化，就是EDA行業(yè)的挑戰(zhàn)了。值得注意的是，通常來說從軟件設(shè)計(jì)和芯片設(shè)計(jì)之間的鴻溝很深，因此需要EDA工具做大量的創(chuàng)新才能支持這一類的快速domain specific自頂向下設(shè)計(jì)范式。

AMD在DAC 2022的主題演講中強(qiáng)調(diào)了domain specific是下一代芯片性能提升的主要驅(qū)動(dòng)力

除了上層的算法創(chuàng)新驅(qū)動(dòng)的domain specific芯片架構(gòu)之外，下一代的系統(tǒng)級(jí)集成創(chuàng)新技術(shù)也是芯片系統(tǒng)性能進(jìn)一步提升的重要?jiǎng)恿Α＿@些技術(shù)中目前最值得關(guān)注的就是高級(jí)封裝技術(shù)。一般來說，芯片的集成度和良率之間存在一個(gè)矛盾，即芯片中集成的晶體管數(shù)越多，芯片的良率也會(huì)越低，這個(gè)問題在成本很高的尖端半導(dǎo)體工藝節(jié)點(diǎn)尤為嚴(yán)重。高級(jí)封裝可以在保證芯片良率的情況下大大提升集成度：通過chiplet技術(shù)，每個(gè)chiplet上的晶體管數(shù)量可以做到較低，這樣chiplet的良率可以得到保證，同時(shí)使用2.5D/3D集成技術(shù)，可以把chiplet很好地集成在一起，從而提升集成度，而通過提升集成度，芯片系統(tǒng)的性能可以得到進(jìn)一步提升。可以說高級(jí)封裝技術(shù)解決了尖端半導(dǎo)體工藝的燃眉之急并且驅(qū)動(dòng)了半導(dǎo)體芯片性能的可持續(xù)提升，因此其重要度不言而喻。

最后，從底層半導(dǎo)體工藝和器件設(shè)計(jì)的角度，如何將半導(dǎo)體工藝設(shè)計(jì)和系統(tǒng)級(jí)設(shè)計(jì)結(jié)合起來，針對(duì)上層系統(tǒng)的需求來設(shè)計(jì)相關(guān)的器件和工藝參數(shù)，也成為了推動(dòng)半導(dǎo)體芯片進(jìn)一步提升性能的新設(shè)計(jì)范式。這樣的新設(shè)計(jì)思路稱為STCO (System Technology Co-optimization，即工藝－系統(tǒng)協(xié)同設(shè)計(jì)）。目前，STCO已經(jīng)成為半導(dǎo)體工業(yè)業(yè)界研發(fā)的重要方向之一，在不久前召開的IEDM 2022會(huì)議上，Intel在其主題演講中就強(qiáng)調(diào)了STCO將會(huì)成為推動(dòng)半導(dǎo)體工藝發(fā)展的主要?jiǎng)恿Γ枰馨寻雽?dǎo)體工藝設(shè)計(jì)和上層的系統(tǒng)設(shè)計(jì)打通，而這也是下一代EDA的關(guān)鍵賦能方向。

如前所述，無論是自頂向下（算法映射到芯片）還是自底向上（考慮到上層系統(tǒng)架構(gòu)的半導(dǎo)體工藝設(shè)計(jì)和優(yōu)化），都需要能把本來在芯片EDA系統(tǒng)中相對(duì)割裂（甚至本來沒有包括在EDA流程中）的幾個(gè)環(huán)節(jié)打通。而這樣的環(huán)節(jié)打通，將會(huì)讓EDA軟件更加平臺(tái)化，能覆蓋整體芯片系統(tǒng)設(shè)計(jì)流程中的更多步驟，最終實(shí)現(xiàn)全局最優(yōu)（而并非只是找到每一個(gè)步驟中的局部最優(yōu)），并且為下一代芯片系統(tǒng)的性能進(jìn)一步提升提供支持。

舉例來說，AMD在今年早些時(shí)候的DAC 2022會(huì)議的主題演講中就從芯片設(shè)計(jì)公司的角度提出了打通這些環(huán)節(jié)的一個(gè)例子，即AMD的計(jì)算平臺(tái)設(shè)計(jì)。為了實(shí)現(xiàn)這樣的高性能計(jì)算平臺(tái)設(shè)計(jì)，AMD需要能把上層軟件系統(tǒng)（例如運(yùn)行算法的Pytorch框架）、chiplet高級(jí)封裝技術(shù)、以及底層的芯片IP/互聯(lián)都納入?yún)f(xié)同優(yōu)化的范圍內(nèi)，從而AMD在演講中指出，EDA行業(yè)需要能提供一個(gè)整體的解決方案，從而能幫助AMD這樣的芯片設(shè)計(jì)公司完成芯片系統(tǒng)設(shè)計(jì)中的端到端優(yōu)化任務(wù)并且找到全局最優(yōu)。

我們認(rèn)為，EDA行業(yè)如果要實(shí)現(xiàn)這樣的系統(tǒng)－芯片端到端協(xié)同設(shè)計(jì)優(yōu)化需求，并且滿足下一代芯片的新技術(shù)和設(shè)計(jì)的新流程，需要在兩個(gè)方面做創(chuàng)新。第一個(gè)方面是，如何保證EDA工具能至少覆蓋整個(gè)流程中的每個(gè)環(huán)節(jié)。目前，芯片EDA工具在SoC層面的綜合和驗(yàn)證方面已經(jīng)比較成熟，但是在新的芯片設(shè)計(jì)中，還有一些環(huán)節(jié)需要EDA行業(yè)繼續(xù)加強(qiáng)。

Cadence在DAC 2022的主題演講中，認(rèn)為EDA行業(yè)需要進(jìn)一步加強(qiáng)研發(fā)投入提升成熟度的環(huán)節(jié)包括（1）系統(tǒng)級(jí)設(shè)計(jì)分析和綜合，包括算法/軟件和電子系統(tǒng)層面的建模、分析和驗(yàn)證（2）在封裝層面，對(duì)于新技術(shù)的支持，這些新技術(shù)包括高級(jí)封裝（chiplet，2.5D/3D集成等）以及硅光子等（3）在晶體管級(jí)別，需要對(duì)于新器件新工藝（例如碳納米管，甚至量子計(jì)算器件）的支持。

在EDA能支持這些環(huán)節(jié)之后，下一個(gè)非常重要的工作就是把這些處于不同層面的環(huán)節(jié)都打通，從而能在一個(gè)EDA平臺(tái)中實(shí)現(xiàn)從算法到晶體管的端到端優(yōu)化。理想情況下，用戶給EDA工具一個(gè)算法（或系統(tǒng)定義），EDA可以自動(dòng)把算法或系統(tǒng)映射到對(duì)應(yīng)的最優(yōu)系統(tǒng)架構(gòu)模塊設(shè)計(jì)，并且在中間層給出該系統(tǒng)最優(yōu)的封裝級(jí)設(shè)計(jì)（例如如何把系統(tǒng)拆分為不同的chiplet），然后對(duì)于每個(gè)chiplet做RTL級(jí)別和物理層面的綜合，最后給出一個(gè)在全局上最優(yōu)的復(fù)雜芯片系統(tǒng)。在這樣的設(shè)計(jì)流程中，每一個(gè)環(huán)節(jié)之間都必須能較為緊密地耦合在一起，才能實(shí)現(xiàn)全局化的最優(yōu)設(shè)計(jì)。目前，這樣的EDA系統(tǒng)并不存在，而這也是Synopsys、Cadence和Simense等EDA巨頭都在大力研發(fā)的方向，可以說率先實(shí)現(xiàn)這樣端到端EDA系統(tǒng)平臺(tái)設(shè)計(jì)的公司有很大機(jī)會(huì)能引領(lǐng)下一代EDA。

半導(dǎo)體行業(yè)對(duì)于下一代端到端優(yōu)化的EDA需求，首先對(duì)于產(chǎn)品線較為完整的EDA老牌公司有較大優(yōu)勢，因?yàn)槿缟纤觯说蕉藘?yōu)化需要首先EDA軟件能覆蓋其中的每個(gè)環(huán)節(jié)，因此如果EDA公司目前相關(guān)的產(chǎn)品線已經(jīng)能覆蓋大部分的環(huán)節(jié)，那么這些公司就相對(duì)于其他產(chǎn)品線不怎么完整的公司來說有先發(fā)優(yōu)勢。目前來看，EDA行業(yè)中的巨頭大公司也通常有更完整的產(chǎn)品線，因此在下一代芯片－系統(tǒng)協(xié)同優(yōu)化的范式成為主流之后，這些巨頭公司也會(huì)有先發(fā)優(yōu)勢，或者換句話說會(huì)把EDA系統(tǒng)市場進(jìn)入門檻變得更高。

對(duì)于中國EDA廠商來說，芯片－系統(tǒng)協(xié)同優(yōu)化是一個(gè)新的挑戰(zhàn)，其主要的原因在于目前中國EDA公司主要還在補(bǔ)齊這一代EDA系統(tǒng)基本環(huán)節(jié)中核心組件（例如模擬仿真，布局布線等），而對(duì)于系統(tǒng)級(jí)的環(huán)節(jié)涉獵不多。這一方面需要中國EDA行業(yè)加強(qiáng)努力，另一方面也預(yù)示著專注于某一個(gè)環(huán)節(jié)的“小而美”EDA公司的相對(duì)價(jià)值相比能覆蓋全流程的公司來說會(huì)越來越小，未來可能會(huì)成為EDA產(chǎn)業(yè)中公司互相整合的動(dòng)力之一。

本文來自微信公眾號(hào)“半導(dǎo)體行業(yè)觀察”（ID:icbank），作者：李飛，36氪經(jīng)授權(quán)發(fā)布。